JPEG Encoder IP

1.概要

Motion JPEGにも使用できるJPEG Encoder IPです。
独自アーキテクチャにより、処理能力が2倍でありながら従来のGate規模とほぼ変わらず、
リアルタイム・エンコードを実現しています。

・ Gate規模が従来のものと変わらないため、今までと同等の処理ならばシステム・クロックの周波数を1/2に抑えることが出来るため、消費電力を抑えることが出来ます。
・ハードウェアを増加させずに2チャンネル、又は画像サイズの拡大を今までと同じシステム・クロックの周波数で行えます。

ウェブ・カメラなどのMotion JPEGや、デジタル・カメラ等の高速連写などに使用できます。

Compression method	JPEG BaseLine Standard Compliant
Arithmetic accuracy	JPEG part2(ISO/IEC10918-2) Compliant
InPut ImageDataBus	16Bit
OutPut CompressedDataBus	16Bit
InPut method of Image	Block vertical scan.
Image data rate	2Byte/Clock
Size of image	Max 65535×65535　～　Min 16×8
Quantization table	Two elements(YC) table can be set.
Huffman table	JPEG part1(ISO/IEC10918-1)のK3-K6
Marker	SOI, APP, DRI,RST, DQT, DHT, SOF, SOS, EOI
Color format	YUV
Sub sampling mode	Color component 2 elements
Sub sampling mode	4:2:2(H=2,V=1)
Gate Size	ASIC : お問い合わせください。 FPGA: お問い合わせください。
Memory	お問い合わせください。
Speed参考1	Stratix II　動作周波数100MHz以上　FullHD Size 48fps以上(Format 4:2:2) Cyclone III 動作周波数95MHz以上　FullHD Size 45fps以上(Format 4:2:2)
Speed参考2	Stratix II　動作周波数100MHz以上　FullHD Size 64fps以上(Format 4:2:0) Cyclone III 動作周波数95MHz以上　FullHD Size 60fps以上(Format 4:2:0) ※ヘッダの変更により4:2:0も対応可能
実績	大手メーカ数社　ASIC量産あり (FPGAはASIC評価で実績あり）